PCI SLOT Signal Definitiounen

PCI SLOT Signal Definitiounen
D'PCI SLOT, oder PCI Expansioun Stonneplang, benotzt eng Rei vun Signal Linnen datt Kommunikatioun a Kontroll tëscht Apparater verbonne mat der PCI Bus aktivéiert. Dës Signaler sinn entscheedend fir sécherzestellen datt Apparater Daten transferéiere kënnen an hir Staaten no dem PCI Protokoll verwalten. Hei sinn d'Haaptaspekter vun der PCI SLOT Signal Definitiounen:
Wesentlech Signal Linnen
1. Adress/Datebus (AD[31:0]):
Dëst ass déi primär Dateniwwerdroungslinn um PCI Bus. Et ass multiplexéiert fir béid Adressen (während Adressphasen) an Daten (während Datenphasen) tëscht dem Apparat an dem Host ze droen.
2. FRAME#:
Ugedriwwe vun der aktueller Meeschtesch Apparat, weist FRAME # den Ufank an Dauer vun engem Zougang. Seng Behaaptung markéiert den Ufank vun engem Transfert, a seng Persistenz weist datt d'Dateniwwerdroung weider geet. De-assertion signaliséiert d'Enn vun der leschter Datenphase.
3. IRDY# (Initiator Ready):
Gëtt un datt de Masterapparat prett ass fir Daten ze transferéieren. Während all Auer Zyklus vun Daten Transfert, wann de Meeschter kann Daten op de Bus fueren, se behaapt IRDY #.
4. DEVSEL# (Device Select):
Ugedriwwe vun der cibléiert Sklaven Apparat, DEVSEL # bedeit datt den Apparat prett ass fir op d'Busoperatioun ze reagéieren. D'Verspéidung bei der Behaaptung vun DEVSEL # definéiert wéi laang et de Sklave-Apparat dauert fir sech op e Buskommando ze reagéieren.
5. STOP# (fakultativ):
En optional Signal dat benotzt gëtt fir de Master-Apparat z'informéieren fir den aktuellen Datenübertragung an aussergewéinleche Fäll ze stoppen, wéi zum Beispill wann den Zil-Apparat den Transfert net fäerdeg bréngt.
6. PERR# (Paritéitsfehler):
Ugedriwwe vum Sklave-Apparat fir Paritéitsfehler ze mellen, déi beim Datentransfer festgestallt goufen.
7. SERR# (Systemfehler):
Benotzt fir System-Niveau Feeler ze berichten, déi katastrophal Konsequenze verursaache kënnen, wéi Adressparitéitsfehler oder Paritéitsfehler a spezielle Kommandosequenzen.
Kontroll Signal Linnen
1. Kommando/Byte Aktivéiert Multiplex (C/BE[3:0]#):
Bréngt Busbefehle während Adressphasen a Byte aktivéieren Signaler während Datenphasen, bestëmmt wéi eng Bytes um AD [31:0] Bus valabel Daten sinn.
2. REQ# (Ufro fir de Bus ze benotzen):
Ugedriwwe vun engem Apparat, deen d'Kontroll iwwer de Bus wëllt gewannen, signaliséiert seng Ufro un den Arbitter.
3. GNT# (Grant to Use Bus):
Ugedriwwe vun der Arbitter, GNT # weist dem Ufro Apparat datt seng Demande de Bus ze benotzen accordéiert gouf.
Aner Signal Linnen
Arbitrage Signaler:
Ëmfaasst Signaler déi fir Busarbitrage benotzt ginn, fir eng fair Allokatioun vu Busressourcen tëscht verschiddenen Apparater ze garantéieren, déi gläichzäiteg Zougang froen.
Ënnerbriechungssignale (INTA#, INTB#, INTC#, INTD#):
Benotzt vu Sklavengeräter fir Ënnerbriechungsufroen un den Host ze schécken, et iwwer spezifesch Eventer oder Staatsännerungen z'informéieren.
Zesummefaassend, ëmfaasst de PCI SLOT Signal Definitiounen engem komplexe System vun Signal Linnen responsabel fir Daten Transfert, Apparat Kontroll, Feeler Rapport, an Ënnerbriechung Ëmgank op der PCI Bus. Obwuel de PCI Bus duerch méi héich-Performance PCIe Bussen ersat gouf, bleift de PCI SLOT a seng Signaldefinitioune bedeitend a ville Legacy Systemer a spezifesch Uwendungen.